在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 4981|回复: 4

[求助] spartan6 IBUFDS端接电阻问题

[复制链接]
发表于 2012-3-22 11:58:34 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
请教各位DX们:一项目中用到Spartan6,ADC采样的数据为差分信号给FPGA,FPGA内部用IBUFDS将差分转单端,在IBUFDS例化中,有一个DIFF_TERM的选项即是否在FPGA添加端接电阻,正常来说差分信号在接收端加端接电阻不是比较正常吗,为什么我加了后数据反而错了,没加比较正常,请教各位有哪些因素会影响?
发表于 2012-3-22 13:39:22 | 显示全部楼层
个人理解:如果外部硬件差分链路已经有端接电阻进行阻值匹配的,内部就不用再配置电阻了啊
回复 支持 反对

使用道具 举报

发表于 2012-3-23 10:25:08 | 显示全部楼层
我用lvds 输出时 也遇到类似的情况
回复 支持 反对

使用道具 举报

发表于 2012-3-23 14:16:50 | 显示全部楼层
内部只提供100欧姆端接,也就是说你的差分通道的差分阻抗是100欧姆的情况下,使用内部端接才是ok的。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2012-3-23 16:58:11 | 显示全部楼层
我的差分阻抗是100欧的,外部硬件电路没有电阻匹配,所以想通过FPGA内部进行100欧姆的电阻匹配
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-21 21:47 , Processed in 0.021535 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表