ICC clock_opt

liuyangqwin2 · 发表于 2012-1-3 11:15:22

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位前辈
为什么做时钟数综合时（clock_opt），clock的port和clock的pad就不是直接相连了而加入了缓冲

liuyangqwin2 · 发表于 2012-1-3 18:54:52

我提的问题太傻了？？？？

damonzhao · 发表于 2012-1-3 19:26:05

看你怎么约束的了

liuyangqwin2 · 发表于 2012-1-3 20:59:16

回复 3# damonzhao

跟什么约束有关啊？？？clock_opt后，clock的port和PAD之间加入了BUF，本来是port与PAD直接相连，现在变成port连接BUF，BUF再连接PAD，而且port的位置也变了。BUF不是增加驱动和延时的吗，难道clock的port对PAD的驱动不够？我是刚学ICC，问题比较多，谢谢您的回复。

icfbicfb · 发表于 2012-1-3 21:52:46

一般来说 clock port就是定义在 pad的port上的，也就是top level的port，
这种是假设从pad 上直接输入clock的情况，很多情况下是内部的clock，比如PLL产生的，

因此cts后，只会对这个port后面做buffer tree，即pad的输入端比如A端，而不是pad端，这个是bond pad 的pin，

我看你这个问题好像是clock port定义在output pad上是吧，那个是输出时钟，
cts会根据latency等要求可能在pad之前加buffer的，比如你要balance哪个latency
而且根据load，cap情况，是有可能加buffer的，pad的输入负载不会太大，buffer驱动足够

liuyangqwin2 · 发表于 2012-1-5 16:13:20

回复 5# icfbicfb

谢了，，我去研究研究

liuyangqwin2 · 发表于 2012-1-5 20:46:51

回复 5# icfbicfb

我的clockport是定义在input Pat上的啊

[求助] ICC clock_opt

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2