在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2516|回复: 3

[求助] [已解决]如何做到面积最优的设计

[复制链接]
发表于 2012-1-2 15:44:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 estyzq 于 2012-2-9 19:03 编辑

在dc设计中,如果想得到最好的面积优化,在user guide中提到,在compile设计之前不要加入任何timing constraint。
如何理解这句话?是说,在set_max_area之后就compile design吗,之后难道不需要加入timing constraint然后再compile一次吗?
求各位高手是如何做面积最优的设计的???
发表于 2012-1-2 17:34:34 | 显示全部楼层
在DC阶段除了flatten和一些面积速度折中的方法外,没有特别显著的手段吧,后端 或者layout 倒是可以压压
发表于 2012-1-2 22:05:59 | 显示全部楼层
set_max_area 0 ,在综合脚本里面, 一般都写的

timing opt是另外一回事
发表于 2012-1-2 22:05:59 | 显示全部楼层
set_max_area 0 ,在综合脚本里面, 一般都写的

timing opt是另外一回事
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-19 08:50 , Processed in 0.015412 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表