在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9885|回复: 6

dc综合报表面积怎么看-1

[复制链接]
发表于 2016-1-28 17:51:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
****************************************
Report : area
Design : ramp_curveN_dc
Version: I-2013.12-SP5-6
Date   : Fri Jan 22 10:56:16 2016
****************************************

Information: Updating design information... (UID-85)
Library(s) Used:
xxxxxx
Number of ports:                           61
Number of nets:                           586
Number of cells:                          490
Number of combinational cells:            347
Number of sequential cells:               143
Number of macros/black boxes:               0
Number of buf/inv:                         56
Number of references:                      68

Combinational area:                762.048007
Buf/Inv area:                       41.865601
Noncombinational area:             860.126386
Macro/Black Box area:                0.000000
Net Interconnect area:      undefined  (Wire load has zero net area)

Total cell area:                  1622.174394
Total area:                 undefined

上面是我用dc跑出的一个面积报表
大家是怎么理解这些术语的
以下是我的理解
Number of ports:                           61 i/o bit 数
Number of nets:                           586 ??
Number of cells:                          490 总的逻辑单元(是与非,或非门吗?)
Number of combinational cells:            347 组合逻辑
Number of sequential cells:               143 时序逻辑
Number of macros/black boxes:               0 宏/黑盒子?
Number of buf/inv:                         56 ??
Number of references:                      68 ??

Combinational area:                762.048007 组合逻辑面积
Buf/Inv area:                       41.865601
Noncombinational area:             860.126386 非组合逻辑面积(是指时序逻辑吗?)
Macro/Black Box area:                0.000000
Net Interconnect area:      undefined  (Wire load has zero net area)

Total cell area:                  1622.174394
Total area:                 undefined
发表于 2016-1-29 09:12:58 | 显示全部楼层
net是你cell 之间连接点,cell包括时序和组合逻辑的单元,你看正好是后面两个逻辑单元的和,macro一般你用到生成的memory之类的才会有,buf这些应该是为了加大驱动放进去的,非组合逻辑就是时序单元面积。。。这些其实dc的userguide应该都能找到
 楼主| 发表于 2016-2-5 11:43:36 | 显示全部楼层
回复 2# 南宫恨
thnks
发表于 2020-11-5 11:03:51 | 显示全部楼层
发表于 2022-3-9 19:04:55 来自手机 | 显示全部楼层
小白请教为什么大部分情况Number of cells≠Number oc combinational cells + Number of sequential cells ????困惑
发表于 2022-7-7 22:54:07 | 显示全部楼层
cell指的不是与非门,而是你所采用的target library种cell的数量,有些工艺库中的cell层级比较高(比如一个cell完成一个比较复杂的bool表达式),在使用cell层级较高的工艺库进行综合的时候,cell的数量要多于与非门的数量
发表于 2024-5-30 16:22:50 | 显示全部楼层
total area 是 undefined要紧嘛,我综合出来也是这个。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-24 20:17 , Processed in 0.022252 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表