tmax test setup问题，百思不得其解...

shycat · 发表于 2011-11-20 19:25:44

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位大牛，ATPG时候我这边有个初始化向量，通过jtag输入激励后，芯片才可进入测试模式，这个很多资料都有提到。
现在我的这个初始化向量里面有个loop，非常的长，其实就是等待很久，发现Tmax 不能store 这么大的一个向量在做DRC的时候，tool hung了。。这样我就不能通过GSV来debug。

请问，可以在这个时候保存test setup波形吗？另其输出一个文件。
或者是否有仿真器行为和tmax一样？因为有tmax支持的verilog语句不多。。。

先谢谢了