在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3897|回复: 5

[求助] tmax test setup问题,百思不得其解...

[复制链接]
发表于 2011-11-20 19:25:44 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大牛,ATPG时候我这边有个初始化向量,通过jtag输入激励后,芯片才可进入测试模式,这个很多资料都有提到。
现在我的这个初始化向量里面有个loop,非常的长,其实就是等待很久,发现Tmax 不能store 这么大的一个向量在做DRC的时候,tool hung了。。这样我就不能通过GSV来debug。

请问,可以在这个时候保存test setup波形吗?另其输出一个文件。
或者是否有仿真器行为和tmax一样?因为有tmax支持的verilog语句不多。。。

先谢谢了
发表于 2011-11-20 19:55:12 | 显示全部楼层
report  gate 是否可以
发表于 2011-11-20 19:57:16 | 显示全部楼层
我也是做dft的,用tmax来生产测试向量的
发表于 2011-11-20 20:00:12 | 显示全部楼层
我是个生手,还没有好好研究过这个软件呢
 楼主| 发表于 2011-11-20 21:00:09 | 显示全部楼层




    那我在做DFT DRC 的时候是否需要加 -store test_setup选项?如果不加的话,report gate是否可以探测到初始化向量涉及的module和reg的值以便我能够知道问题所在?
发表于 2012-11-11 11:43:03 | 显示全部楼层
学习了,谢谢分享!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 00:15 , Processed in 0.023920 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表