综合时timing loop的问题

yuluw2004 · 发表于 2011-9-23 15:05:21

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

在综合的log文件中看到下面的提示,是什么意思,我需要注意什么?
Information: Timing loop detected. (OPT-150)

Warning: Disabling timing arc between pins 'RDN' and 'Q' on cell 'selfcal_top_ins/cal_start_ins/cnt_comp_reg_15_'
to break a timing loop. (OPT-314)

对应的.v
HVT_DRNQHDV2 cnt_comp_reg_15_ ( .D(n18), .CK(FREF), .RDN(n33), .Q(
cnt_comp[15]) );

icfbicfb · 发表于 2011-9-24 00:48:11

这个看不是需要的，如果从RDN 到q不应该有loop path的话，
可以用set_disable_timing 来人为的 cut 断，
在综合后，

[求助] 综合时timing loop的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2