仿真PFD延时时锁相环不锁定的问题

海之子306916 · 发表于 2011-4-12 09:05:38

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由海之子306916 于 2011-4-12 09:17 编辑

在用simulink仿真PLL是否锁定时，采用offset PFD时（图1）

登录/注册后可看大图

，vco的控制电压如图2

登录/注册后可看大图

，显示不锁定。但是采用overlapping PFD（如图3）

登录/注册后可看大图

时就可以锁定，Fref=50M，延时都为3Ns。请教为何图1 的电路会不锁定，并且在cadence中仿真图一电路的鉴相曲线时Age（up-down）在1.8v左右摆动，而不是理想的斜线，大家以前是否也遇到过这种问题！！

jfyan · 发表于 2011-4-12 09:10:51

i can't see the figures you posted.

海之子306916 · 发表于 2011-4-12 11:23:03

自己顶
、

sxzong_hit · 发表于 2011-4-12 13:06:00

没有具体的电路图吗？

btbtbt · 发表于 2011-4-12 13:39:25

题目看是看懂了，就是不明白为什么图一的两个RESET的复位信号一前一后！？

海之子306916 · 发表于 2011-4-12 15:04:59

本帖最后由海之子306916 于 2011-4-12 15:35 编辑

电路中DFF采用的是带异步清零的TSPC结构，延时单元采用的是反相器级联实现的附件中是pfd的simulink模型，中间的memory是为了消除代数环而加的

海之子306916 · 发表于 2011-4-13 14:10:44

那位高人给个解惑？谢谢

海之子306916 · 发表于 2011-10-18 10:15:47

可以提高pfd的线性度已解决谢谢

wh891206 · 发表于 2019-5-14 10:36:40

楼主，能给下关于offset pfd的paper看下吗？多谢

wh891206 · 发表于 2019-5-14 11:37:35

btbtbt 发表于 2011-4-12 13:39
题目看是看懂了，就是不明白为什么图一的两个RESET的复位信号一前一后！？ ...

同问，offset pfd的好处，求paper

账号		自动登录	找回密码
密码			注册

[求助] 仿真PFD延时时锁相环不锁定的问题