设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › PLL模型（包括doc,.v.vhd.lef.lib.testbench）
1234567
返回列表 发新帖
楼主: knightliu

[资料] PLL模型（包括doc,.v.vhd.lef.lib.testbench）

[复制链接]
shidiqi
发表于 2019-6-16 10:26:23 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

allred87
发表于 2019-6-26 09:58:52 | 显示全部楼层
谢谢分享，下来看看！
回复 支持 反对

举报

programmerjohn
发表于 2019-6-27 10:58:37 | 显示全部楼层
有用吗？
回复 支持 反对

举报

ck101_dl
发表于 2019-6-27 20:35:21 | 显示全部楼层

学习锁相环
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

TAPPY
发表于 2019-7-1 21:23:30 | 显示全部楼层
楼主优秀~
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

cwy051731
发表于 2020-10-30 18:04:37 | 显示全部楼层
东西可以用，就是频率有点太低了
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

gubels
发表于 2021-1-24 01:52:48 | 显示全部楼层
good pll info
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

IC543031546
发表于 2021-2-8 18:03:37 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

1234567
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 13:44 , Processed in 0.022472 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表