设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Cadence-Verilog_使用参考手中文

1 2 3 45 / 5 页

发新帖

楼主: 673741088

[资料] Cadence-Verilog_使用参考手中文

发表于 2011-12-21 09:44:12 | 显示全部楼层

回复 1# 673741088

thanks

回复支持反对

发表于 2011-12-21 16:20:06 | 显示全部楼层

谢谢分享
下载看看咯

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-1-3 16:10:52 | 显示全部楼层

谢谢分享哦哈哈

回复支持反对

发表于 2012-1-11 00:03:46 | 显示全部楼层

xue xi yi xia lou

回复支持反对

发表于 2013-5-7 14:34:18 | 显示全部楼层

感謝分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-12-27 15:01:22 | 显示全部楼层

感谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2021-7-12 08:43:21 | 显示全部楼层

下来看看

EETOP创芯人才网简历投递入口

回复支持反对

1 2 3 45 / 5 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-16 20:22 , Processed in 0.018713 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表