设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Cadence-Verilog_使用参考手中文

123 4 5 / 5 页下一页

返回列表发新帖

楼主: 673741088

[资料] Cadence-Verilog_使用参考手中文

发表于 2010-9-8 20:08:42 | 显示全部楼层

verilog-xl我没用过

回复支持反对

使用道具举报

发表于 2010-9-8 21:59:41 | 显示全部楼层

看看有多有用！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-9-8 22:09:37 | 显示全部楼层

先谢了！

回复支持反对

使用道具举报

发表于 2010-9-9 10:04:11 | 显示全部楼层

good!thanks!

回复支持反对

使用道具举报

发表于 2010-9-9 10:35:44 | 显示全部楼层

good!thanks!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-9-9 17:21:53 | 显示全部楼层

不知道是干什么用的

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-9-9 19:47:23 | 显示全部楼层

呵呵那是相当的实用啊！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-9-10 13:12:29 | 显示全部楼层

Verilog只是一小部分

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-9-10 23:13:09 | 显示全部楼层

tks for ur information~

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-9-13 16:32:23 | 显示全部楼层

Thanks for sharing!

回复支持反对

使用道具举报

123 4 5 / 5 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-12 21:55 , Processed in 0.016502 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表