在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2694|回复: 9

[资料] Verilog HDL设计练习

[复制链接]
发表于 2010-7-30 10:55:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Verilog设计练习

Verilog HDL练习题.pdf

98.59 KB, 下载次数: 32 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2010-7-30 18:33:07 | 显示全部楼层
谢楼主,正想学
发表于 2010-7-30 21:55:49 | 显示全部楼层
多谢了,不错
发表于 2010-7-31 12:35:58 | 显示全部楼层
谢谢楼主,不错
发表于 2010-7-31 14:25:38 | 显示全部楼层
不错。。。原来这个还有书可以练习的。。。
发表于 2010-8-4 12:18:15 | 显示全部楼层
这个好!
发表于 2010-8-5 09:09:40 | 显示全部楼层
好东西 谢谢!
发表于 2010-8-8 22:27:54 | 显示全部楼层
非常的好,感谢分享
发表于 2011-8-1 22:42:13 | 显示全部楼层
恩,对我帮组很大
发表于 2011-8-2 12:04:02 | 显示全部楼层
谢谢楼主!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-30 08:54 , Processed in 0.023962 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表