两个时钟驱动

silencefpga · 发表于 2010-5-19 18:20:39

把代码发出来看看，或许是因为多时钟域的问题...如果是这样可以采用双口ram 或者fifo来解决

kevpeng · 发表于 2010-5-20 10:43:49

f1 f2做運算?還是f1是f2 flip-flop的input?

neptune1983 · 发表于 2010-5-21 21:49:28

呵呵，写代码要考虑到硬件实现哈
没有两个时钟驱动的寄存器，这样自然要报错了

wswss11986 · 发表于 2010-6-10 22:41:49

偷偷看看

xinwenjygo · 发表于 2010-6-12 14:10:19

不明白！！！！

yuanwolf2008 · 发表于 2010-6-12 14:23:36

没有看见过呢

eaglelsb · 发表于 2010-6-12 15:35:26

always @ ( posedge clk1 or negedge clk2)
....
是这样写的吗？这样的综合应没问题啊，

问题是：LZ这么做的目的是什么？有实现价值吗？通用的功能用熟即可，代码是会转化成电路的，不能求花哨，如果确实是这样的需求，应可以用其它方式实现。

sicheng139 · 发表于 2010-6-12 20:31:49

得把error发上来大家才能分析滴。。。

gongchengshi27 · 发表于 2010-6-12 20:41:43

约束时钟的相位关系，或者在设计的时候解决异步问题，时钟set_false_path

[求助] 两个时钟驱动