为什么电源电压越高，输出电压越低？

lihaiqi208 · 发表于 2010-4-17 18:21:51

楼主不发的简略电路图谁能知道有流片机会让人羡慕

confiope · 发表于 2010-4-19 08:42:00

第一，看看你的基准是否工作正常？不应该随电源变化而变化的；
第二，看看你的输出级的OP的PSRR，是不是增益不够导致输出误差？
第三，看看你输出MOS管的工作区。

感觉是设计的问题。。。。
elvan 发表于 2010-4-17 12:42

登录/注册后可看大图

基准应该是正常工作的。
因为测量基准电压和仿真差不太多，
芯片的静态电流也是。

问题应该还是出在基准，
因为引出了一个脚，接BYPASS电容，
可以直接测量基准电压，当电压升高时，基准确实下降

confiope · 发表于 2010-4-19 08:43:08

万用表测量误差吧
ddrr 发表于 2010-4-17 16:45

登录/注册后可看大图

两个芯片都是这样，不太可能是万用表的测量误差

stoneduan · 发表于 2010-4-19 10:32:20

设计了一个LDO，看到一个非常奇怪的现象，
电源电压2.5时，输出电压1.6544，FB电压0.549V
电源电压5V时，输出电压反而是1.6423V，FB电压0.552V，
负载电阻一样，
这个现象很很奇怪，
通常情况下，电源电压越高， ...
confiope 发表于 2010-4-16 17:04

登录/注册后可看大图

个人拙见：
你的带隙结构是不是电流分流型的，即bipolar与其中两个电阻是并联的？这种结构容易使PMOS电流镜的vds压降过大，从而降低了ron，导致带隙输出电压下降。你在测试一下如果电源电压大到6V是不是下降的更严重？