在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: confiope

[原创] 为什么电源电压越高,输出电压越低?

[复制链接]
发表于 2010-4-17 18:21:51 | 显示全部楼层
楼主不发的简略电路图谁能知道 有流片机会让人羡慕
 楼主| 发表于 2010-4-19 08:42:00 | 显示全部楼层


第一,看看你的基准是否工作正常?不应该随电源变化而变化的;
第二,看看你的输出级的OP的PSRR,是不是增益不够导致输出误差?
第三,看看你输出MOS管的工作区。

感觉是设计的问题。。。。
elvan 发表于 2010-4-17 12:42


基准应该是正常工作的。
因为测量基准电压和仿真差不太多,
芯片的静态电流也是。

问题应该还是出在基准,
因为引出了一个脚,接BYPASS电容,
可以直接测量基准电压,当电压升高时,基准确实下降
 楼主| 发表于 2010-4-19 08:43:08 | 显示全部楼层


万用表测量误差吧
ddrr 发表于 2010-4-17 16:45


两个芯片都是这样,不太可能是万用表的测量误差
发表于 2010-4-19 10:32:20 | 显示全部楼层


设计了一个LDO,看到一个非常奇怪的现象,
电源电压2.5时,输出电压1.6544,FB电压0.549V
电源电压5V时,输出电压反而是1.6423V,FB电压0.552V,
负载电阻一样,
这个现象很很奇怪,
通常情况下,电源电压越高, ...
confiope 发表于 2010-4-16 17:04



个人拙见:
你的带隙结构是不是电流分流型的,即bipolar与其中两个电阻是并联的?这种结构容易使PMOS电流镜的vds压降过大,从而降低了ron,导致带隙输出电压下降。你在测试一下如果电源电压大到6V是不是下降的更严重?
发表于 2010-4-19 17:35:29 | 显示全部楼层
check your LV Bandgap output voltage
发表于 2010-4-20 12:54:58 | 显示全部楼层
不看电路怎么知道阿,
发表于 2010-4-20 14:01:47 | 显示全部楼层
不理解
发表于 2010-4-20 15:10:01 | 显示全部楼层
遇到过类似情况,电压太高时,bandgap和LDO里的两个放大器增益都有可能变小
具体看仿真结果
 楼主| 发表于 2010-4-21 13:25:17 | 显示全部楼层


遇到过类似情况,电压太高时,bandgap和LDO里的两个放大器增益都有可能变小
具体看仿真结果
lingsan 发表于 2010-4-20 15:10


仿真时,电压升高,基准和输出电压都升高的
和流片后测试结果相反
发表于 2017-12-19 00:09:10 | 显示全部楼层
不发的简略电路图谁能知道
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-2 01:00 , Processed in 0.026063 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表