|
|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
×
各位好。本人在学习Verilog HDL的时候遇到问题,请教各位大虾。
先说下基本情况。
本人初学Verilog HDL,仿真软件使用的是Quartus ii。
前段时间自己编写调试了一个D触发器的Verilog 模块(Dtrigger.v),编译,仿真都没有问题。
接着我又编写了一个“由D触发器构成的寄存器”(Hardreg.v)。其中有调用自己编写好的Dtrigger.v文件。使用语句:`include “Dtrigger.v”。编译的时候出现error:can`t open Dtrigger.v file.
通过自己以前C语言的经验和网上查询,有两种方法可以解决:
(1)将Dtrigger.V作为子函数加到Hardreg.v里面;(自己做过实验,有效)
(2)将Dtrigger.V编译产生的文件加到Hardreg.v的工程里面。(网上得来,没有实际操作过)
现在我的问题是:(1)是否只有上面两种方法调用自己编写的模块?
(2)是否可以建立一个user库,可以直接调用库里面的user模块?
请各位大虾指点。最好是有比较细致的说明!
TKS! |
|