设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL程序设计实例
123
返回列表 发新帖
楼主: wenpeng

Verilog HDL程序设计实例

[复制链接]
whxx
发表于 2010-11-1 21:08:23 | 显示全部楼层
下来看看
回复 支持 反对

举报

whxx
发表于 2010-11-1 21:38:02 | 显示全部楼层
不错！
回复 支持 反对

举报

alexpanait
发表于 2010-11-1 21:39:17 | 显示全部楼层
this is for all. thx thx.
回复 支持 反对

举报

lbyzsf
发表于 2010-11-10 19:11:28 | 显示全部楼层
多谢了 哈哈
回复 支持 反对

举报

aimu_wl
发表于 2010-12-16 18:29:53 | 显示全部楼层
谢谢诶
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

aimu_wl
发表于 2010-12-16 18:31:38 | 显示全部楼层
谢谢！！！！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

worshipgun
发表于 2010-12-16 21:42:38 | 显示全部楼层
我怎么解压怎么看啊，windows能看吗
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-20 04:48 , Processed in 0.017327 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表