为何pipeline使电路加快

jasonyxm · 发表于 2009-11-17 22:11:24

非常感谢！谢谢分享

wanganl · 发表于 2009-11-18 16:36:30

原来1时钟干的事，现在2时钟做，因而时钟的频率可缩短为原来1/2。后半部分工作的同时，前半部分可以做新的任务，所以是并行计算。

pptiger · 发表于 2009-11-18 16:42:06

关键看如何理解“快”这个概念，一种理解是从输入到输出之间的时间差，短的比长的要快，这个指标通常叫latency；另一种理解是1秒内能做多少次操作，通常叫performance。Pipeline结构主要解决第2种“快”。

lennon789 · 发表于 2009-11-22 17:36:51

减少组合逻辑的级数，可以提高频率

AmoiBB · 发表于 2009-11-22 18:41:19

电路组合逻辑延时减小，关键路径的延时相应减小，那么电路的频率就提升上去了

taoy1986 · 发表于 2009-11-22 20:46:36

2# caowangyang

值得好好思考下

站长推荐 /1