请教一个综合名词解释

easyma

今天看了《高级ASIC设计综合》，看到第七章，优化设计时，有个概念“垂直逻辑”和“水平逻辑”有点不解，不知道是作者翻译问题还是我自己不懂，我没有明白这两个词的意思：
原文：
对过度约束的设计，DC试图综合“垂直逻辑”以满足紧时序约束。然后，如果不存在时序约束，综合后的设计会产生“水平逻辑”，从而违反了实际的时序规范。

请教一下大家，这两个词的含义，谢谢

MOSFET

翻译的很牵强
我看英文版的意思是
"垂直逻辑":延时小,面积大
"水平逻辑"延时大,面积小

zjwang17

原帖由 easyma 于 2008-6-30 21:52 发表

                               
登录/注册后可看大图

今天看了《高级ASIC设计综合》，看到第七章，优化设计时，有个概念“垂直逻辑”和“水平逻辑”有点不解，不知道是作者翻译问题还是我自己不懂，我没有明白这两个词的意思：
原文：
对过度约束的设计，DC试图综合“ ...

应该就是讲的hierarchy和flatten吧，hierarchy可以保留设计中的层级关系，但是对于组合逻辑输入输出模块需要比较好的约束各个模块的端口时序，否则容易产生时序问题，如果模块输入输出是寄存器关系到不大了。flatten顾名思义就是把设计打平了，没有层级关系了