关于状态机套状态机的问题

feng841210 · 发表于 2009-9-28 21:40:00

夏闻宇的verilog中的例子讲的很清楚
很多都是状态机嵌套的，我也忘得差不多，得翻书了

kanke100 · 发表于 2009-10-13 16:19:19

你是在以c语言的执行方式理解verilog语言
c语言是程序设计语言，不管是多任务还是单任务操作系统，在同一时刻只可能有一条语句在运行。
Verilog是硬件描述语言，所以得语句都是并行的，所谓的串行语句也只是为了让条件判断语句跟易于理解。

chengwei1984 · 发表于 2009-10-16 19:40:36

路过,学习了

站长推荐 /1