设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 求大神指导如何在时序仿真中查看内部信号 ...
返回列表 发新帖
查看: 19588|回复: 30

[求助] 求大神指导如何在时序仿真中查看内部信号

[复制链接]
发表于 2012-6-28 16:49:35 | 显示全部楼层
帮顶一下，我也遇到了这个问题。
最后也是只能用方法3.
回复 支持 反对

使用道具 举报

发表于 2012-7-4 08:56:21 | 显示全部楼层
回复 11# lvlv2011


   VHDL有没有类似用法？
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2012-7-4 14:40:36 | 显示全部楼层
回复 16# SKILLER


   求详解！我查了下语法，没找到。
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-11-4 01:30 , Processed in 0.013894 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表