ASIC design and FPGA design

rr253

FPGA底层实现的结构和ASIC是不同的
现在一般的ASIC都是半定制，基于标准单元库的
就是说你设计出来的逻辑们它就是逻辑们搭的（与门就是与门，或门就是或门）

但是FPGA的实现是通过里面的固核和LUT来实现的
LUT实现逻辑是通过查招表
所以自然FPGA的电路要慢些
同时FPGA的LUT单元已经固定
布线不像ASIC那么灵活，也会导致变慢

一般同等工艺下FPGA确实比ASIC慢得多


去年我们做的那块芯片用的.18的工艺
FPGA验证的那块FPGA是.09的工艺...
速度才在一个层次^_^