设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 请教如何在Quartus中对系统内的子模块单独添加时序约束 ...
返回列表 发新帖
查看: 3997|回复: 3

[求助] 请教如何在Quartus中对系统内的子模块单独添加时序约束？

[复制链接]
发表于 2011-12-13 15:51:21 | 显示全部楼层
分partition，把你要优化的模块分成一个partition，然后进行时序约束，达成约束条件后进行post-fit锁定，以后编译其他模块这块代码都可以保持之前的结果，不要忘记打开增量编译选项！
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-14 09:08 , Processed in 0.009914 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表