在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 28405|回复: 30

[求助] 面试被问到:增加decap会减小IR_drop,会带来什么影响?

[复制链接]
发表于 2012-11-7 15:44:44 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
本帖最后由 zhangqiong137 于 2012-11-7 21:29 编辑

面试中被问到,为了降低IR_DROP,可以增加decap,但是增加的decap会带来什么影响?    当时就只知道会影响电路的时序,因为增加decap会增加负载电容。面试官问还会影响什么,我就没有回答上来。
    难道是因为decap中存在metal 1 会对SI有影响,希望大牛能赐教,不胜感激!
 楼主| 发表于 2012-11-7 16:22:00 | 显示全部楼层
回复 支持 反对

使用道具 举报

 楼主| 发表于 2012-11-7 17:42:56 | 显示全部楼层
回复 4# xjg@hmes


   我知道为什么了,谢谢了!
回复 支持 反对

使用道具 举报

 楼主| 发表于 2012-11-7 21:08:15 | 显示全部楼层


   
DCAP is built from MOS transistor and used mos gate cap, the gate leakage of dcap is a significant c ...
yohuang 发表于 2012-11-7 18:45


能不能详细解释一下decap对ESD的影响,谢谢!
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-17 05:24 , Processed in 0.014930 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表