电压基准电路高频处的电源抑制比比较差怎么办？

扑火

如题，设计了一个电压基准电路，在低频处的PSR还不错，可以达到80dB，但在1KHz时就开始衰减，到10KHz时只有20dB。
请问，高频处的电源抑制比比较差一般是什么原因造成的？有什么办法改善吗？

扑火

   

楼主应该用的是两级运放吧，或者是cascade电流镜。个人建议把运放的带宽增大，这样的代价是低频时的PSRR降低 ...
小鬼已奔三 发表于 2012-4-28 14:16

                               
登录/注册后可看大图

     谢谢，再问一下，根据高频PSRR较差能判断出是采用的两级运放或cascade吗？这两个结构为什么会造成高频PSRR差？