小白问题，uvm的interface中需要加clocking吗

chensong0007

看需求了，可以不加。

chensong0007

这个主要为了对信号输入输出方向以及与clk的setup以及holdon的时序的一种描述，使其更符合需要带时序仿真的需求吧。一般只是作连线的话，可以不采用，用这个反而会把人搞晕。