设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 动态逻辑电路NMOS有必要放在dnell中么？有什么问题么？ ...

返回列表发新帖

查看: 2468|回复: 2

[求助] 动态逻辑电路NMOS有必要放在dnell中么？有什么问题么？

发表于 2017-11-30 17:27:37 | 显示全部楼层

动态逻辑电路仿真noise敏感区域，用dnwell 隔离起来，单独给个地还是有点用。隔离电源就用PMOS。但模块最外边还得再加一层隔离

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

X 关闭广告

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-20 06:39 , Processed in 0.013416 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表