设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 给FPGA的某个io输入高阻态，FPGA检测到的是什么？ ...
返回列表 发新帖
查看: 8193|回复: 9

[求助] 给FPGA的某个io输入高阻态，FPGA检测到的是什么？

[复制链接]
发表于 2011-8-2 00:02:16 | 显示全部楼层
应该是取决于外围的驱动，
添加的上拉或者下拉电阻，
在I2C这样的双向口中，一般添加上拉电阻，
检测到的就是高电平，
常规直接测端口，正常情况会测到比高电平略低得高电位吧
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-17 05:11 , Processed in 0.010472 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表