数字IC或者模拟IC设计的难点在哪？（管理注：此贴由FPGA板块移动到此版）

darrenxu

回复 2# nulll
好故事，Mark一下

darrenxu

做过IC的，你就知道做软件是件多么轻松的事了
软件出个bug, 解掉就行，解不到放着只要不是太影响使用，放着都行，到了能解的时候再加个补丁就可以了。
做ic一个bug都不可以有，几千万门的电路有一两门有问题，你就完蛋了，几千万美金就没了，没有下一次机会。而且还要按时解，迟一天都不行，每次都要保证几月几号最后期限，到了期限不睡觉都要完成。否则迟一天都会造成几个月的工时浪费。工厂可不等你。
为了保证你在规定的时间里，不出一个Bug，那就要想尽办法做各种测试，各种功能上的排列组合，各种极端情况。各种异常事件（例如突然断电，信号干扰）的发生可能，与如何避免。异常繁琐。
另外IC中所有的东西都以并行的方式运行，别看verilog那么简单，基本for loop都用不到，但一旦量大了，会很费脑子的，几个线程同时工作，其中有一个差了一拍就完了，好不容易都到了同一拍上，却又发现比规定的时间慢了，无法与别人的设计吻合。这些都是软件上看不到的，软件的代码一条条执行就可以。根本不会出以上问题，通常也不用担心你的代码太累赘，编译出来的程序太大，执行效率不太高，功耗太大，消耗的内存太大等问题，反正现在的硬盘足够大，CPU足够快。除非你的软件应用在很特殊的场合。