问个简单的timing constraint问题

sna

需要结合具体设计对待，两个时钟信号除了进行Mux选择处理之外，还有没有输出给其他模块作为时钟？如果仅仅提供给Mux，我觉得时钟节点可以定义在Mux之后，两个时钟频率中选择频率最高的作为约束条件。