如何生成模拟电路的db或lib文件？

rvisk

当我们在做芯片综合时常常用到lib或db文件，如工艺厂商提供的standcell以及memory，除此之外还可能含有模拟设计人员设计的模拟电路如LDO,PLL等，此时需要模拟设计人员提供对应电路的模型文件.v以及db和lib文件。

当前模拟工程师只是手写了一个简单的接口描述，一些必要的delay、transtion信息都没有，那正规流程中使用哪个EDA工具可以产生db和lib文件。

有无demo可供参考的

rvisk

   

kk2009 发表于 2024-5-3 06:00
这就分2种情况：
1，就是套用现成工艺的lib，手动或者脚本改写。这种一般是对时序要求不高的基本上是静态信 ...

非常感谢，第2种方式，有什么参考吗