设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 关于VHDL

返回列表发新帖

查看: 2901|回复: 2

关于VHDL

发表于 2003-9-19 13:05:10 | 显示全部楼层

关于VHDL

概念有问题，“编译”这个词太软件化了，对于FPGA设计来说，应该说仿真器，综合器，布线器中各自有自己的“编译”过程，而不是某个编译器中有“仿真”部分。

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-11-7 03:28 , Processed in 0.010592 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表