在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2334|回复: 2

关于VHDL

[复制链接]
发表于 2003-9-19 11:36:17 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
有谁有VHDL编译器中仿真部分的参考资料吗???就是在编译后端能进行时序和触发的模拟器的设计参考。
本人E-MAIL: evan_zhou2000@163.net
感谢大家
发表于 2003-9-19 13:05:10 | 显示全部楼层

关于VHDL

概念有问题,“编译”这个词太软件化了,对于FPGA设计来说,应该说仿真器,综合器,布线器中各自有自己的“编译”过程,而不是某个编译器中有“仿真”部分。
发表于 2003-9-19 14:30:04 | 显示全部楼层

关于VHDL

同意
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 08:30 , Processed in 0.018064 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表