Liberate 库表征输出lib（db)到DC 逻辑综合后功耗错误

靳俞苗苗

各位大佬，我在Liberate表征一个单元库的过程中只修改了温度参数，生成了好多温度下的lib。
然后把这些lib转成db，作为DC的target library去逻辑综合，那这些不同温度下的db跑电路的逻辑综合，泄漏功耗是随着温度升高的吧，

但是我用这些lib去逻辑综合一个电路，综合出来泄漏功耗没有随着温度升高而是在跳变，可能是什么原因呢

靳俞苗苗

   

zero_0 发表于 2024-4-26 17:35
综合出来的泄露功耗？那你的网表都改变了呀。
如果用同一个网表做功耗分析leakage没有随着温度升高而单调递 ...

也试过用同一个网表做功耗分析，leakage没有随着温度升高单调递增，后来找到原因了，是从Liberate输出的lib文件中相同cell的leakage power差太多，表征的时候对NSLEEP和VDDL引脚处理不当造成的（直接把cell删了因为我也不知道怎么处理）



另外问一下前辈，用同一个网表做功耗分析，和从rtl和target library做综合的过程，不一样在哪里了，用同一个mapped过的网表做功耗分析会考虑target library吗，实际上这是一个什么过程呢，感谢前辈。

靳俞苗苗

   

zero_0 发表于 2024-4-28 15:07
综合（含优化）的结果是可复现的，但前提是输入不变，吃不同的.lib本身就已经改变了输入

target library ...

感谢前辈，明白了一直疑惑的点！