ADC的仿真器该如何设置

DT27

我看了一下你的上一篇帖，我单纯在想会不会是电路在采样点只有256及512的时候有某几根噪声的频谱被忽略了，因为采样点较少造成DAC输出的连续讯号在频谱分析的频域解析度较差。所以当你用1024甚至于更高的采样点数分析时，会把更多的噪声一起采样进来
我认为可以看看用较高采样点数的仿真下，频谱上是否有更多突出的频率

DT27

   

yzheng 发表于 2025-5-20 14:57
感谢您的解答，我有思考过这个问题，是否是我电路结构的问题，因此我尝试过用veriloga理想模块去替换，但 ...

说到仿真不收敛的问题，你有检查spectre输出的log有没有warning是关于仿真精度的吗?
也可以顺便检查time step有没有照你所设定的max step进行仿真