设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › 在跑LVS时报missing instance要怎么解决啊
返回列表 发新帖
查看: 3165|回复: 9

[求助] 在跑LVS时报missing instance要怎么解决啊

[复制链接]
发表于 2023-5-22 09:59:34 | 显示全部楼层
应该是连线错误：第一个报错是说layout有一个MOS电路里没有，第二个报错是说电路里有2个MOS版图里没有。第二幅图显示这两个MOS有4个pin。
看着像是2个串联的PMOS被并联了，认成了一个MOS，或是少了一个MOS。highlight到这个MOS，看下连线吧
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-16 12:55 , Processed in 0.011815 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表