check missing via 求助

Koizon

请问查找漏打的via有没有什么好方法？目前是打算通过写一个drc rule，然后通过定义net 的连接关系去check，但是现在卡在了drc rule 的编写上，不太清楚rule中哪些部分的layermap是需要的，理论上包括drc的基本配置，layermap信息，定义net连接信息，这三部分即可。

Koizon

   

18756170293 发表于 2023-3-23 13:40
可以通过voltus 的structure analysis 中的missing via 来进行分析。

这个是数字后端的工具吗，有针对layout的吗

Koizon

   

18756170293 发表于 2023-3-23 13:51
virtuoso 617以上应该就有此软件，voltus-fi ，可以在launch 中查询一下。

感谢

Koizon

   

ljh065216 发表于 2023-3-24 09:13
写drc cmd file跑drc

对啊，现在就在写rule

Koizon

   

Wesevan 发表于 2023-12-7 09:36
不太理解，需要接到一起的线，跳了线没打孔的话lvs就能查出来有问题，再多余单独查一遍missing via感觉有点 ...

比如网格状的power，同一根net有很多交叠的地方需要打via，你打一处via LVS就能过，但是没有打via的地方IR DROP就不会强

Koizon

   

jlayoutzm 发表于 2023-12-7 09:12
大佬你好，请问miss via的rule有进展吗，我最近也在写，但没有很好的想法，大佬可否分享一下呢 ...

你可以根据当前工艺的DRC rule 来进行改写，主要部分就是当前工艺的layermap 信息以及connect 关系，定义好connect关系就成功一大半了

Koizon

   

光非 发表于 2023-12-7 10:26
楼主，我想问一下，怎么确定交叠的地方打孔不充分的问题，我写的只能认出没有via 的地方，如果很大交叠的 ...

你可以写一个关于重叠面积 跟 VIA 面积的比值 的关系式来check

Koizon

   

光非 发表于 2023-12-8 09:22
请问就是类似 ant rule 的比值 这种写法嘛？

Min_Via1 {   
    y = net_M1 and net_M2
    DFM PROPERTY y VIA1 [- = AREA(VIA1)/AREA(y)] < mim_area   
    }
类似这种的，然后在rule 里设定好mim_area是多少