设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC测试与可测性 › 讨论区 › Tessent 数模混合芯片，模拟顶层，数字模块进行DFT设计 ...
返回列表 发新帖
查看: 2222|回复: 6

[求助] Tessent 数模混合芯片，模拟顶层，数字模块进行DFT设计

[复制链接]
DFTbin
发表于 2024-11-27 14:51:56 | 显示全部楼层
你可以写一个假顶层（TOP），套在数字外面（dig_top），然后tessent脚本中使用chip level。
记得假顶层中需要定义jtag相关IO的模型哦
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-20 06:40 , Processed in 0.013144 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表