Tessent 数模混合芯片，模拟顶层，数字模块进行DFT设计

小飞侠david · 发表于 2023-8-23 22:31:00

您需要登录才可以下载或查看，没有账号？注册

x

请问如何在数字模块physical_block级别上添加TAP ，既可以直接在数字模块内使用JTAG 端口去控制TAP进行MBIST测试？我每次都是只能生成IJTAG信号，求大佬赐教。。

另外想问问如果要实现MBIST scan EDT OCC，至少需要几个端口？

小飞侠david · 发表于 2023-8-24 11:19:06

顶一下

greatao · 发表于 2023-8-25 18:25:03

tessent不支持在physical_block上产生tap controller

stonechao · 发表于 2024-11-13 22:02:15

你好，我现在也遇到这个问题，我想问问你当时是怎么解决的？

DFTbin · 发表于 2024-11-27 14:51:56

你可以写一个假顶层（TOP），套在数字外面（dig_top），然后tessent脚本中使用chip level。
记得假顶层中需要定义jtag相关IO的模型哦

jinfeier · 发表于昨天 13:32

DFTbin 发表于 2024-11-27 14:51
你可以写一个假顶层（TOP），套在数字外面（dig_top），然后tessent脚本中使用chip level。
记得假顶层中需 ...

佬，请问这个假顶层需要定义哪几个jtag、scan相关的端口，在TOP上将定义的这些端口做成中测的小PAD是不是即可？

[求助] Tessent 数模混合芯片，模拟顶层，数字模块进行DFT设计