在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 3495|回复: 5

[求助] 标准单元库中的版图不能通过LVS

[复制链接]
发表于 2022-6-9 20:04:33 | 显示全部楼层 |阅读模式
悬赏20资产已解决


  请问各位前辈大佬们,我把标准单元库里的一个简单电路版图复制出来,然后对照网表画出原理图,但是LVS无法通过。而且版图转换出的电路还存在二极管,标准单元中的版图也并没有把bulk端引出来,导致有些net 和instance不对应,要怎样才能解决呢?是不是标准单元由于画法不同(有源区,NW,sp,sn,等都在一起导致工具不能正确识别出连接关系?)不能直接做LVS啊?还请指教。
buffer电路原理图: image.png

buffer标准单元版图: image.png


LVS报错列表: image.png


 楼主| 发表于 2022-6-10 17:05:42 | 显示全部楼层


   
andyfan 发表于 2022-6-10 09:05
库里有专门的WELL TIE的CELL,拼接好就可以过了;

还有一种办法,就是layout text NW/PW的字样到版图上, ...


我在STD里找到了NWELL and Substrate Tie Cell,看意思是跟tapcell应该一样,麻烦您看一眼是不是这个 image.png
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X 关闭广告

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-16 03:52 , Processed in 0.014637 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表