设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › 标准单元库中的版图不能通过LVS

发新帖

查看: 2396|回复: 5

[求助] 标准单元库中的版图不能通过LVS

发表于 2022-6-9 20:04:33 | 显示全部楼层 |阅读模式

20资产

请问各位前辈大佬们，我把标准单元库里的一个简单电路版图复制出来，然后对照网表画出原理图，但是LVS无法通过。而且版图转换出的电路还存在二极管，标准单元中的版图也并没有把bulk端引出来，导致有些net 和instance不对应，要怎样才能解决呢？是不是标准单元由于画法不同（有源区，NW，sp，sn，等都在一起导致工具不能正确识别出连接关系？）不能直接做LVS啊？还请指教。
buffer电路原理图：

buffer标准单元版图：

LVS报错列表：

最佳答案

查看完整内容

库里有专门的WELL TIE的CELL，拼接好就可以过了；还有一种办法，就是layout text NW/PW的字样到版图上，然后在LVS里面加上对应的TEXT的字样

回复

发表于 2022-6-9 20:04:34 | 显示全部楼层

库里有专门的WELL TIE的CELL，拼接好就可以过了；

还有一种办法，就是layout text NW/PW的字样到版图上，然后在LVS里面加上对应的TEXT的字样

EETOP创芯人才网职位发布入口

回复

发表于 2022-6-10 09:11:48 | 显示全部楼层

7t标准的Standard Cell单元高度小，是没有ptap和ntap的，也就是说版图上器件的bulk端没有提取出来，只是3端器件

回复

发表于 2022-6-10 10:24:27 | 显示全部楼层

stdcell中应该有一个关于tap的cell 你把它调出来接上试试

EETOP创芯人才网职位发布入口

回复

发表于 2022-6-10 11:28:32 | 显示全部楼层

把tapcell拼到layout旁边，再run试试

EETOP创芯人才网简历投递入口

回复

楼主| 发表于 2022-6-10 17:05:42 | 显示全部楼层

andyfan 发表于 2022-6-10 09:05
库里有专门的WELL TIE的CELL，拼接好就可以过了；

还有一种办法，就是layout text NW/PW的字样到版图上， ...

我在STD里找到了NWELL and Substrate Tie Cell，看意思是跟tapcell应该一样，麻烦您看一眼是不是这个

EETOP创芯人才网职位发布入口

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-9-20 12:36 , Processed in 0.018473 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表