标准单元库中的版图不能通过LVS

Leon.sl · 发表于 2022-6-9 20:04:33

请问各位前辈大佬们，我把标准单元库里的一个简单电路版图复制出来，然后对照网表画出原理图，但是LVS无法通过。而且版图转换出的电路还存在二极管，标准单元中的版图也并没有把bulk端引出来，导致有些net 和instance不对应，要怎样才能解决呢？是不是标准单元由于画法不同（有源区，NW，sp，sn，等都在一起导致工具不能正确识别出连接关系？）不能直接做LVS啊？还请指教。
buffer电路原理图：

buffer标准单元版图：

LVS报错列表：

andyfan · 发表于 2022-6-9 20:04:34

库里有专门的WELL TIE的CELL，拼接好就可以过了；

还有一种办法，就是layout text NW/PW的字样到版图上，然后在LVS里面加上对应的TEXT的字样

haoren007 · 发表于 2022-6-10 09:11:48

7t标准的Standard Cell单元高度小，是没有ptap和ntap的，也就是说版图上器件的bulk端没有提取出来，只是3端器件

zzm1997510 · 发表于 2022-6-10 10:24:27

stdcell中应该有一个关于tap的cell 你把它调出来接上试试

mlx111 · 发表于 2022-6-10 11:28:32

把tapcell拼到layout旁边，再run试试

Leon.sl · 发表于 2022-6-10 17:05:42

andyfan 发表于 2022-6-10 09:05
库里有专门的WELL TIE的CELL，拼接好就可以过了；

还有一种办法，就是layout text NW/PW的字样到版图上， ...

我在STD里找到了NWELL and Substrate Tie Cell，看意思是跟tapcell应该一样，麻烦您看一眼是不是这个

[求助] 标准单元库中的版图不能通过LVS

最佳答案