关于使用posedge clk 与 negedge clk的几个问题

Love24

1、首先，最直观的影响是约束更紧了，低速时还行，频率较高时，增加了时序收敛难度；
2、其次，对于时钟质量的要求也提高了，比如对于占空比的要求比较严苛，而且本身时钟爬升与下降坡度也是有区别的，对应了上升沿与下降沿切换时间的差异，诸如此类的因素都会导致DC综合时，约束更加复杂；