比较器问题

ICdesign101

设计一个振荡器结构，打算采用经典的双比较器后接SR锁存，然后锁存输出接回电容。
但是仿真的时候发现电路停留在了一个稳定的中间状态，有一个比较器输出并非为0/VDD，而是900mv左右，使得后边反相器没有起到反向作用而使电路稳定，这种情况应该怎末解决，或者说如何修改比较器使其只输出0/1呢？（比较器采用了两级运放的开环结构）