设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 集成电路静态时序分析与建模--刘峰
返回列表 发新帖
查看: 3701|回复: 13

[资料] 集成电路静态时序分析与建模--刘峰

[复制链接]
发表于 2023-7-18 11:19:25 | 显示全部楼层
专业深度，有参考价值，很有指导意义，学习学习
回复 支持 1 反对 0

使用道具 举报

发表于 2024-3-1 10:41:09 | 显示全部楼层
很详细深度，内容全面，有实战性，好好琢磨下
回复 支持 反对

使用道具 举报

发表于 2024-3-8 10:40:33 | 显示全部楼层
详细细致，内容深度专业，很有实战性，学下
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-31 15:36 , Processed in 0.013927 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表