在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 3678|回复: 9

[求助] 折叠共源共栅放大器设计问题

[复制链接]
发表于 2021-11-11 16:34:33 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
第一级的PMOS电流镜不属于共源共栅结构,求问这样做比书上的传统折叠共源共栅有什么优缺点呢?急急急急
放大器.png
 楼主| 发表于 2021-11-11 17:02:55 | 显示全部楼层


   
acging 发表于 2021-11-11 16:54
PMOS没有做cascode,缺点是第一级增益会下降。
假如做cascode,P9的Vgs需要大于2个vds之和,设计上的裕度可 ...


谢谢,嗯,确实,那对带宽,或者别的有什么影响么?
回复 支持 反对

使用道具 举报

 楼主| 发表于 2021-11-11 18:21:16 | 显示全部楼层


   
Hu.Pengfei 发表于 2021-11-11 17:44
个人感觉:

感觉是自适应的cascode,然后带宽不是取决于一二级的miller嘛,计算的时候主极点在第一级输出 ...


带宽也小,增益也小,那感觉没什么好处了
回复 支持 反对

使用道具 举报

 楼主| 发表于 2021-11-12 15:54:55 | 显示全部楼层


   
Hu.Pengfei 发表于 2021-11-12 10:17
我昨天犯错了,呢个算极点的时候,主极点的处看到的电阻会比传统的少。因为他上拉部分只有M8 (ro), 下拉 ...


这个是师哥的博士论文里看到的,不好意思,没有文章,其他的都分析的很对,谢谢回答
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X 关闭广告

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-16 19:29 , Processed in 0.015057 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表