设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证讨论 › UVM寄存器模型的后门访问路径设置
返回列表 发新帖
查看: 10396|回复: 10

[解决] UVM寄存器模型的后门访问路径设置

[复制链接]
发表于 2020-8-22 19:58:50 来自手机 | 显示全部楼层
说的很清楚啊，或者给的字符串名字不对，或者没开启权限。如果是前者，检查下路径，如果是后者，开启权限就行了，vcs的话用-debug_acc+pp，或者-PP，根据版本不同而定，最粗暴的-debug_all
回复 支持 1 反对 0

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-18 03:03 , Processed in 0.009943 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表