后端一般在什么情况下，比较适合设置group_path来优化timing?

xingyun620

回复 7# Timme

借楼问，如果是icc，一般对IO的Timing怎么处理，假如place后IO没有violation，cts后冒出violation，比如reg2out，全是因为launch path 的propagated delay 为tree的长度，而capture path的propagated delay为0，一般怎么设置此类假错呢？
我记得陈涛版主之前说设置一个virtual clock，跟real clock同频同相，把这个delay加到virtual clock上，但是我有个疑问：如果各output port的delay约束本身就各不相同呢？那用这样的设置也好麻烦啊，需要对每个port都单独指定？感谢！

xingyun620

回复 9# wwzj1990

您好，我大概明白您说的原理，我的疑惑是：
假如有一个clk_A，对每一个output port，关于这个clk的set_output_delay的值都不一样，那创建virtual clock，似乎也要对每个port去加上tree的长度吧？那如果有成千上万个port呢？

也就是说：

如果 output_delay的值设的都一样，create一个virtual clock之后，可以

set_output_delay -clock clk_A_v value [all_outputs]

如果都不一样呢？是不是需要每个port单独设置了？

不知道有没有理解错，感谢指导!

xingyun620

回复 13# wwzj1990

非常感谢解答！

xingyun620

回复 18# Timme

place的时候，clock不是ideal的吗？