设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › Simulink HDL Coder——基于模型的FPGA设计
返回列表 发新帖
查看: 10659|回复: 15

[转贴] Simulink HDL Coder——基于模型的FPGA设计

[复制链接]
发表于 2016-12-8 08:44:26 | 显示全部楼层
mathwork来我们公司演示过hdl coder，看着确实狠不赖。不过不知道代码效率怎么样。
他们说对比过手工编写的、优化过的fft模块，hdl自动生成的代码在时序和资源占用上性能更优，这就太牛逼了，我都不敢相信了
回复 支持 反对

使用道具 举报

发表于 2016-12-8 08:45:16 | 显示全部楼层
mathwork来我们公司演示过hdl coder，看着确实狠不赖。不过不知道代码效率怎么样。
他们说对比过手工编写的、优化过的fft模块，hdl自动生成的代码在时序和资源占用上性能更优，这就太牛逼了，我都不敢相信了
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-19 09:36 , Processed in 0.012113 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表