[Fomality]在跑formality的时候，报了这样的两个错，我该怎么去debug呢？

dikonpep

首先确认log里面有没Error什么的。
setup的话，看看verification_set_undriven_signals
svf文件有没有设置正确
还有语法版本，是verilog2001，verilog2005或者sv什么的

还有综合网表的setup。比如用verilog 2001进行综合，generate if/for没有显性的加名字，可能会formal fail。