DFT mix edges的问题

soc2012

关于第二个问题，我这样想的：
假设你的周期是20ns，占空比1/4，
launch clock正沿， 遇到了反沿的capture clock，那留给setup的检查时间就只有5ns，这可能会给后端timing closure带来难度，在capture寄存器前加一个latch，相当于延长了原来的launch-capture路径，对setup有好处。

soc2012

回复 10# 武也锋


    根据我现有的浅薄了解， 为了解决hold 问题，插入lockup，是在不同的clock domain交互的时候，lockup cell也不一定就是 latch，seq也行。